面试岗位：IC开发设计师 西安中兴 专业面试 先2min自我介绍,然后面试官让选一个自己的项目详细介绍。
介绍完根据项目提问，问我后端综合的时候有没有碰到什么时序问题。 答：后端不是我的主要工作，不清楚。 【后期需要补充后端综合时序问题】 面试官再问：有木有别的跟IC设计相关的新目。 很遗憾，我只准备了这一个项目，就只能回答没有。 问：你这些设计都会设计到算法，为什么不搞算法。 问：你的编程语言能力怎么样： 答：能熟练运用Verilog代码编写 问：有木有FPGA相关经验? 答：有，今年的一个课题是关于FPGA的，是用C语言 问：你的C语言能力咋样： 答：还行，以前学过，现在也是边用边补充学习。 问：对加班怎么看 问：你还有什么问题 问：假如现在给你一个项目，是前面没人做过的，代码也不能从网上down下来，那你怎么办？ 还问了在校成绩，奖学金之类的 问如果做IC验证会考虑吗 答：我更倾向做IC设计
没有问Verilog语言和C语言的应用语法上的问题，感觉没问啥专业的问题，就只问了有木有那个语言能力之类的。
-------------------------------------------------------------------------------实验室其他人面试 遇到问题：面模拟的手画电路，分析带宽增益，bandgap. 同样面IC的，手写Verilog代码实现同步输出和异步置零，问Verilog中initial和always的区别之类的应用问题。 问DRC,LVS全程是啥 问如何看待后端 异步时钟同步问题，快时钟同步问题。 后端dc,pt是跑啥的。
---------------------------------- 分割线---------------------------------------------------- 感觉项目就是，你们这个项目中怎么实现的（问框架），你负责干啥的（自己的职能），你遇到的难题是什么（你负责的这一块的问题），你怎么解决的，你从中学到了什么。
