注意事项 软件版本17.1 包括三个：1安装程序 2 cyclone器件库 3 modelsim 安装软件 不用破解license 然后再有一个安装软件破解 设计verilog hdl文件时，注意一定要module 的名字和文件名一致 代码好了以后再compile整个编译一下 可以再create bdf 文件 然后new一个waveform vfw图形文件准备仿真 为了不出现密如蛛网的连线 用网络标识符来代替连线 画线后点空格键 输入网络名 即可 这次课程设计持续了两周 总算完事了 使用的现成的原理图 康芯实验箱 首先是P4判断 根据swa send 两个引脚的状态 当等于1 1时，跳到程序执行 然后去执行程序， 取指 译码 这儿其实就是跳转 根据IR7–IR4执行不同的跳转，这儿称为P1跳转 这两个P4 P1跳转，就是一个数字逻辑电路 执行的判断跳转
还有一个脉冲发生器 有两个不同的电路 一个是间断性脉冲 实现一个指令一个指令的间断执行 一个是连续性脉冲 实现连续执行 最后使用的仿真 通过观察uA的微地址 观察24位的控存数据M 观察数据线BUS IN一个数据到R0 OUT数据到output寄存器 通过观察各个模块的数据 验证设计正确性
